Микросхемы памяти, стр.59

Микросхема памяти содержит выполненные в одном полупроводниковом кристалле матрицу-накопитель, представляющую собой совокупность элементов памяти (ЭП), и функциональные узлы, необходимые для управления матрицей-накопителем, усиления сигналов при записи и считывании, обеспечения режима синхронизации. Функции ЭП обычно выполняют или триггер (в статических ЗУ), или электрический конденсатор (в динамических ЗУ).
Каждый ЗЭ способен хранить один бит информации. При матричной организации ИМС памяти реализуется координатный принцип адресации ячеек.
Каждый ЗЭ способен хранить один бит информации. При матричной организации ИМС памяти реализуется координатный принцип адресации ячеек.
Наименование | |
---|---|
Наименование | Производитель | Наличие | Срок | Цена с НДС | |||||||||||
---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
AS4C8M16SA-7TCNTR Динамическое ОЗУ AS4C8x серия 128 Мбит (8 МБ x 16) 3.6 В 143 МГц синхронное - TSOP-54 ![]() | ALLIANCE | 752 шт | 3 дня |
| |||||||||||
![]() | ALLIANCE | 972 шт Минимум: 2 | 3 дня |
| |||||||||||
![]() | ALLIANCE | 690 шт | 3 дня |
| |||||||||||
![]() | STM | 29 шт | 3 дня |
| |||||||||||
![]() | INFINEON | 104 шт | 3 дня |
| |||||||||||
![]() | ISSI | 108 шт | 3 дня |
| |||||||||||
MX25L3206EM2I-12G T/R Флэш-память архитектура ИЛИ-НЕ шина SPI электропитание 3.3В 32Mбитt 32M/16M x 1/2-битt 6нс ![]() | MACRONIX | 526 шт Минимум: 6 | 3 дня |
| |||||||||||
![]() | NETSOL | 99 шт | 1 день |
| |||||||||||
![]() | MACRONIX | 93 шт | 3 дня |
| |||||||||||
![]() | MACRONIX | 48 шт Минимум: 3 | 3 дня |
|
x
Товар добавлен в корзину | ||
Оформить заказ Продолжить покупки |