Микросхемы памяти, стр.19
Наименование | |
|---|---|
| Наименование | Производитель | Наличие | Срок | Цена с НДС | |||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
 | PUYA | 2327 шт Минимум: 10 | 1 день |
| |||||||||||
 | WINBOND | 244 шт | 1 день |
| |||||||||||
 | PUYA | 6902 шт Минимум: 2 | 1 день |
| |||||||||||
GD25Q256CYIGR Флэш-память архитектура ИЛИ-НЕ 256Мб (32M x 8) шина SPI сдвоенный/счетверенный порт 104МГц [WSON-8 (6x8)]  | GIGADEVICE | 21 шт Минимум: 3 | 3 дня |
| |||||||||||
AS4C16M16SA-7TCN Динамическое ОЗУ AS4C16x серия 256 Мбит (16 МБ x 16) 3.3 В 143 МГц синхронное - TSOP II-54  | ALLIANCE | 72 шт Минимум: 2 | 3 дня |
| |||||||||||
GD25WQ16ETIGR Флэш-память архитектура ИЛИ-НЕ 16М-бит поддержка SPI 208 Мбит/с (двойной/четырехкратный - 416 Мбит/с)  | GIGADEV | 11420 шт Минимум: 4 | 1 день |
| |||||||||||
 | PUYA | 56212 шт Минимум: 13 | 1 день |
| |||||||||||
 | MICROCHIP | 34 шт | 3 дня |
| |||||||||||
 | ALLIANCE | 125 шт | 3 дня |
| |||||||||||
W25Q16JVSNIQ/REEL Флэш-память архитектура ИЛИ-НЕ шина SPI электропитание 3В/3.3В 16Мбит 6нс 8-Pin SOIC лента на катушке  | WINBOND | 530 шт Минимум: 15 | 3 дня |
| |||||||||||
 | MICROCHIP | 84 шт Минимум: 3 | 3 дня |
| |||||||||||
 | MICROCHIP | 1293 шт Минимум: 5 | 3 дня |
| |||||||||||
W29N02KVSIAF TRAY Флэш-память азхитектура И-НЕ параллельная питание 3.3В 2Г-бит 256M x 8 48-Pin TSOP-I лоток  | WINBOND | 13 шт Минимум: 2 | 3 дня |
| |||||||||||
 | INFINEON | 1248 шт | 3 дня |
| |||||||||||
 | MICROCHIP | 41 шт | 3 дня |
| |||||||||||
GD25Q32ESIG Флэш-память архитектура ИЛИ-НЕ электропитание 3В 32Мбит 32M/16M/8M x 1/2-бит/4-бит 8нс 8-Pin SOP  | GIGADEVICE | 94 шт Минимум: 17 | 3 дня |
| |||||||||||
 | PUYA | 3580 шт Минимум: 13 | 1 день |
| |||||||||||
 | WINBOND | 433 шт Минимум: 14 | 3 дня |
| |||||||||||
 | MX | 119 шт Минимум: 2 | 1 день |
| |||||||||||
 | MICRON | 136 шт Минимум: 4 | 3 дня |
|
| Товар добавлен в корзину | ||
| Оформить заказ Продолжить покупки | ||
Каждый ЗЭ способен хранить один бит информации. При матричной организации ИМС памяти реализуется координатный принцип адресации ячеек.
